概要 - 均一なデジットシリアルモジュラス算術を使用する高性能パイプラインNTTアクセラレータ

タイトル

均一なデジットシリアルモジュラス算術を使用する高性能パイプラインNTTアクセラレータ

時間

2025-07-16 17:08:36

著者

{"George Alexakis","Dimitrios Schoinianakis","Giorgos Dimitrakopoulos"}

カテゴリ

{cs.AR}

リンク
http://arxiv.org/abs/2507.12418v2

PDF リンク
http://arxiv.org/pdf/2507.12418v2

概要

数論的変換（NTT）は、プライバシープレスerving技術、特に完全な同値暗号（FHE）の中で重要な操作です。この研究は、数のシリアル算術と同質的な数の大きさを使用してNTT計算を加速する新しい方法を提案し、パフォーマンスの向上、ハードウェア複雑さの低減、NTT加速器のリソース使用の最適化を目指しています。この研究は、伝統的なNTT実装の限界を探っています。これらの実装はしばしば大きなワード長のモジュラーアルゴリズムを必要とし、クロック周波数の低下とハードウェアエリアコストの増加につながります。これに対処するために、研究はモジュラームループと加法にデジットシリアル算術を利用する新しい方法を提案し、適切な冗長データ表現を組み合わせています。提案されたアーキテクチャは、NTTパイプライン全体において中間（デ）シリアライゼーションと大きなワード長のモジュラーリデュースを必要とする必要がありません。これは、入力、出力、およびすべての中間結果を統一して処理する慎重に選ばれた冗長データ表現を通じて達成されます。この研究は、提案された方法の効果を、ProteusやPipeZKなどの最先端のパイプラインNTT加速器と比較することで示しています。結果は、提案された設計がより高いクロック周波数、より低い消費電力、および減少したハードウェアエリアを達成しながら、同じ実行時間を維持することを示しています。提案された方法は、シンプルなパスと複数のパスのパイプラインNTTアーキテクチャの両方に適用できます。これにより、高性能かつエネルギー効率の高いNTT加速器の設計が可能になります。また、研究は異なる数の大きさでのハードウェア複雑さのスケーリングを調べ、数の大きさを減らすことで各パイプラインステージの組合せ論理を簡略化し、クロック周波数を向上させることを示しています。最後に、同質的な数の大きさに基づく提案されたデジットシリアルパイプラインNTTアーキテクチャは、NTT計算を加速するための拡張可能で効率的な解決策を提供します。この方法は、プライバシープレスerving技術や量子後の暗号学における実際のアプリケーションにおいて、NTT加速器の性能とエネルギー効率を大幅に向上させる可能性があります。

推奨論文

TRPrompt: テキストベースの報酬からクエリ意識的なプロンプト最適化をブートストラップする

GS-Occ3D：高スケーラブルな視覚のみの占有空間再構成のための高斯スプラットによる自動運転

サイバー脅威情報のROIを測定する：データ駆動型アプローチ

DENSE: 病院訪問を横断する多様な臨床記録の時系列モデリングを用いた長期的な進捗ノート生成

DR.EHR: 知識注入と合成データを用いた電子健康記録の密な検索

「小さくて速くて安く：効率的な機械学習のための建築デザイン」

エルク：深層学習コンパイラ技術を用いて、インターコア接続AIチップの効率を探求する

ApexOracleを使って、将来の病原体に対する抗生物質を予測および生成することを日本語に翻訳すると以下のようになります： ApexOracleを使って、将来の病原体に対する抗生物質を予測・生成する

「真空圧縮強化微メートル尺度蒸気セル磁力計」

LoRA-PAR：効率的なLLM微調整のための柔軟なデュアルシステムLoRAパーティショニングアプローチ