概要 - スパarsity-Awareオートノマスパスプランニングアクセラレータとハードウェア/ソフトウェアコデザインおよび多レベルデータフローオプティマイゼーション

スパarsity-Awareオートノマスパスプランニングアクセラレータとハードウェア/ソフトウェアコデザインおよび多レベルデータフローオプティマイゼーション

2025-07-22 02:46:18

{"Yifan Zhang","Xiaoyu Niu","Hongzheng Tian","Yanjun Zhang","Bo Yu","Shaoshan Liu","Sitao Huang"}

{cs.AR}

この論文では、自律走行車のための新しいFPGAベースのパスプランニングフレームワークを提案し、計算負荷の高いパスプランニングプロセスを高速化することを目指しています。このフレームワークは、最適化に基づくパスプランニングの核心である二次プログラミング（QP）ソルバーの最適化に焦点を当てています。以下に主要なポイントの要約を示します： **1. 稀疏性意識のあるハードウェア設計**： * フレームワークは、問題行列（AとP）の構造化稀疏パターンを利用して、効率的なストレージシchemesとプロセッシングユニットを設計します。 * カスタマイズされたストレージシchemesと稀疏行列乗算およびベクトル乗算ユニットが設計され、リソース消費を削減し、行列演算を高速化します。 **2. 多レベルデータフロー最適化**： * 各オペレータ内で並列化とパイプライン化が用いられ、加速が達成されます。 * オペレータ間のデータ依存関係を分析して、微細なパイプライン化がオペレータ間で可能になります。 * システムレベルのパイプライン化が用いられ、計画プロセスの異なるステップをCPUとFPGAにマッピングし、エンドツーエンドのスループットを高めます。 **3. アルゴリズム-アーキテクチャのコオプティマイゼーション**： * 知識ベースの検索が行われ、アルゴリズム収束を加速する最適なパラメータを特定します。 * 精度を維持しながら、ロジック利用を最適化するために、混精度算術が探索されます。 **4. 実験結果**： * 提案されたフレームワークはAMD ZCU102プラットフォーム上で実装・検証されました。 * 結果は、以下のような既存のソリューションに対して顕著な性能向上を示しました： * ベストのFPGAベースのデザインに対して平均1.48倍の速度向上。 * Intel i7-11800H CPU上での最も優れたQPソルバーに対して2.89倍の速度向上。 * ARM Cortex-A57エンベデッドCPUに対して5.62倍の速度向上。 * 最も優れたGPUベースの研究に対して1.56倍の速度向上。 * 最も優れたFPGAベースのデザインに対して2.05倍のスループット向上。 **主要な貢献**： * 自律走行車のためのエンドツーエンドエネルギー効率の高いFPGAアクセラレーション付きパスプランニングフレームワーク。 * ADMMベースのQPソルバーのためのハードウェアカスタマイズ。 * 多レベルデータフロー最適化を通じてエンドツーエンド性能を最大化。 * アルゴリズム-アーキテクチャのコオプティマイゼーションのためのデザイン空間探索。 **全体として、この論文は自律走行車のためのパスプランニングを加速する包括的かつ効率的なアプローチを提供し、性能とエネルギー効率の両方で顕著な改善を示しています**。