Résumé - Métrie atomique 3D de la relaxation des contraintes et de la rugosité dans les transistors Gate-All-Around (GAA) par ptychographie électronique

Métrie atomique 3D de la relaxation des contraintes et de la rugosité dans les transistors Gate-All-Around (GAA) par ptychographie électronique

2025-07-09 20:22:06

{"Shake Karapetyan","Steven E. Zeltmann","Glen Wilk","Ta-Kun Chen","Vincent D. -H. Hou","David A. Muller"}

{cond-mat.mtrl-sci,physics.app-ph}

Cette étude de recherche se concentre sur le développement et l'application de la ptychographie électronique multislice (MEP) pour l'imagerie 3D des interfaces compressées et de la rugosité de surface dans les transistors Gate-All-Around (GAA). Ces transistors sont cruciaux pour la prochaine génération de dispositifs semi-conducteurs, car ils sont conçus pour augmenter la densité de transistors et les performances électroniques. Cependant, la structure 3D complexe des transistors GAA pose de graves défis pour leur caractérisation structurale et matérielle. L'étude présente la MEP, une technique de microscopie transmission électronique à balayage à quatre dimensions (4D-STEM) qui offre une résolution latérale sub-angstrom et une résolution en profondeur nanométrique. Cela permet l'imagerie 3D des caractéristiques enfouies dans les dispositifs, ce qui est crucial pour comprendre et modéliser le comportement des dispositifs. L'équipe de recherche a appliqué la MEP à des transistors GAA prototypes et a identifié et quantifié les déformations et les défauts à l'interface de l'oxyde de silicium 3D enveloppé autour du canal. Ils ont constaté que le silicium dans le canal de 5 nm épaisse se relâche progressivement à partir des interfaces, laissant seulement 60% des atomes dans une structure semblable à un volume. En quantifiant la rugosité de l'interface, ce qui était impossible pour de telles petites structures 3D auparavant, ils ont découvert que les interfaces supérieure et inférieure montrent des profils de rugosité atomique différents, reflétant leurs conditions de traitement différentes. La recherche fournit des valeurs expérimentales directes de ces paramètres limitants les performances nécessaires pour la modélisation et l'optimisation de fabrication précoce. Elle démontre également la capacité de la MEP à visualiser les défauts de couchage, les trous de perçage, la rugosité de l'interface et la relaxation de la tension dans le canal en cristal de silicium, capturant bien avant les tests électriques les caractéristiques structurelles néfastes enfouies. L'étude montre que la MEP est un outil puissant pour évaluer la qualité des interfaces dans les dispositifs classiques et quantiques, car elle fournit une quantification précise et résolue spatialement de la rugosité de l'interface et de la tension. Cela est crucial pour comprendre et prédire les performances et le rendement des dispositifs, permettant un criblage et une optimisation plus tôt dans le processus. Dans l'ensemble, l'étude démontre l'efficacité de la MEP pour caractériser les structures 3D complexes des transistors GAA, fournissant des informations précieuses sur l'impact de la rugosité de l'interface et de la tension sur les performances des dispositifs. Cette recherche ouvre la voie à un design plus prédictif, à la détection précoce des défauts et à une compréhension plus approfondie des relations processus-structure-performance à l'échelle atomique.