Resumen - Aceleradores de NTT en pipeline de alto rendimiento con aritmética homogénea de dígitos-secuenciales modular

Aceleradores de NTT en pipeline de alto rendimiento con aritmética homogénea de dígitos-secuenciales modular

2025-07-16 17:08:36

{"George Alexakis","Dimitrios Schoinianakis","Giorgos Dimitrakopoulos"}

{cs.AR}

La Transformada Numérica Teórica (NTT) es una operación crucial en tecnologías de preservación de privacidad, especialmente dentro del cifrado completamente homomórfico (FHE). Este trabajo presenta un nuevo enfoque para acelerar las computaciones de NTT utilizando aritmética en serie de dígitos y tamaños de dígitos homogéneos, con el objetivo de mejorar el rendimiento, reducir la complejidad del hardware y optimizar el uso de recursos en los aceleradores de NTT. La investigación explora las limitaciones de las implementaciones tradicionales de NTT, que a menudo requieren una aritmética modular de gran longitud de palabra, lo que lleva a una reducción de las frecuencias de reloj y un aumento en los costos de superficie de hardware. Para abordar esto, el estudio propone un nuevo enfoque que utiliza la aritmética en serie de dígitos para la multiplicación y adición modulares, combinada con una representación de datos redundante adecuada. La arquitectura propuesta elimina la necesidad de la (des)serialización intermedia y las reducciones modulares de gran longitud de palabra a lo largo de todo el pipeline de NTT. Esto se logra mediante una representación de datos redundante cuidadosamente elegida que maneja uniformemente la entrada, la salida y todos los resultados intermedios. El estudio demuestra la efectividad del enfoque propuesto al compararlo con aceleradores de NTT en pipeline de vanguardia, como Proteus y PipeZK. Los resultados muestran que el diseño propuesto alcanza frecuencias de reloj más altas, un consumo de energía más bajo y una superficie de hardware reducida, manteniendo el mismo tiempo de ejecución. El enfoque propuesto puede aplicarse tanto a arquitecturas de pipeline NTT de un solo camino como de múltiples caminos, permitiendo el diseño de aceleradores de NTT de alto rendimiento y eficiente en energía. La investigación también examina la escalabilidad de la complejidad del hardware con diferentes tamaños de dígitos, demostrando que reducir el tamaño del dígito puede simplificar la lógica combinacional en cada etapa del pipeline, resultando en frecuencias de reloj más altas. En conclusión, la arquitectura en pipeline de NTT basada en tamaños de dígitos homogéneos y aritmética en serie ofrece una solución escalable y eficiente para acelerar las computaciones de NTT. Este enfoque tiene el potencial de mejorar significativamente el rendimiento y la eficiencia energética de los aceleradores de NTT, haciendo que sean más adecuados para aplicaciones en el mundo real en tecnologías de preservación de privacidad y criptografía postcuántica.