Resumen - 4T2R X-ReRAM CiM Array para Operación MAC Muy Paralela, Resistente a la Variación y de Baja Potencia

4T2R X-ReRAM CiM Array para Operación MAC Muy Paralela, Resistente a la Variación y de Baja Potencia

2025-07-18 03:44:39

{"Fuyuki Kihara","Seiji Uenohara","Satoshi Awamura","Naoko Misawa","Chihiro Matsui","Ken Takeuchi"}

{cs.AR}

Este documento propone una nueva celda de ReRAM 4T2R y una celda de SRAM 8T para arrays de consumo de energía baja CiM. La celda de ReRAM 4T2R propuesta reduce errores debidos a la variación en los dispositivos ReRAM en comparación con las celdas de ReRAM 4T4R convencionales. La celda de SRAM 8T propuesta alcanza un rendimiento similar al de la celda 4T2R mientras reduce el número de FET, lo que reduce el área. Los resultados de la simulación muestran que las celdas propuestas pueden realizar operaciones MAC con baja error y alta paralelismo. Las celdas propuestas tienen el potencial de mejorar el rendimiento y la eficiencia de los arrays CiM para aplicaciones de IA. El documento introduce el concepto de Computación-en-Memoria (CiM) como una tecnología prometedora para superar el cuello de botella de von Neumann. El CiM permite un alto paralelismo, bajo consumo de energía y cálculos de baja precisión. ReRAM y SRAM son dos tipos de memoria no volátil que se pueden utilizar para el CiM. La ReRAM es no volátil, tiene gran capacidad, pero presenta gran variación en los dispositivos. La SRAM es volátil, tiene una gran área celular, pero tiene un bajo costo de reescritura y es más rápida. El documento propone una celda de ReRAM 4T2R y una celda de SRAM 8T para arrays CiM. La celda de ReRAM 4T2R consta de cuatro transistores de acceso y dos ReRAM. La celda de SRAM 8T consta de la SRAM general de 6T y dos transistores de acceso que se activan por WLB. Ambas celdas operan mediante la entrada de señales PWM complementarias a WL y WLB. Los resultados de la simulación muestran que la celda de ReRAM 4T2R propuesta reduce errores debidos a la variación en los dispositivos ReRAM en comparación con las celdas de ReRAM 4T4R convencionales. La celda de SRAM 8T propuesta alcanza un rendimiento similar al de la celda 4T2R mientras reduce el número de FET, lo que reduce el área. Las celdas propuestas pueden realizar operaciones MAC con baja error y alta paralelismo. Las celdas de ReRAM 4T2R y SRAM 8T propuestas tienen el potencial de mejorar el rendimiento y la eficiencia de los arrays CiM para aplicaciones de IA. Las celdas propuestas pueden reducir errores debidos a la variación en los dispositivos ReRAM, que es un problema significativo para los arrays CiM basados en ReRAM. Además, las celdas propuestas pueden reducir el área y el consumo de energía, lo que es importante para los arrays CiM en aplicaciones de IA.