Resumen - Medición de escala atómica 3D de la relajación de la tensión y la rugosidad en transistores de Gate-All-Around (GAA) mediante ptychografía electrónica

Medición de escala atómica 3D de la relajación de la tensión y la rugosidad en transistores de Gate-All-Around (GAA) mediante ptychografía electrónica

2025-07-09 20:22:06

{"Shake Karapetyan","Steven E. Zeltmann","Glen Wilk","Ta-Kun Chen","Vincent D. -H. Hou","David A. Muller"}

{cond-mat.mtrl-sci,physics.app-ph}

Este estudio de investigación se centra en el desarrollo y aplicación de la ptychografía electrónica de múltiples láminas (MEP) para la imagenación 3D de interfaces estresadas y la rugosidad de la superficie en transistores Gate-All-Around (GAA). Estos transistores son cruciales para la próxima generación de dispositivos semiconductores, ya que están diseñados para aumentar la densidad de transistores y el rendimiento electrónico. Sin embargo, la compleja estructura 3D de los transistores GAA plantea desafíos significativos para su caracterización estructural y material. El estudio introduce MEP, una técnica de microscopía de transmisión electrónica de escaneo cuatri-dimensional (4D-STEM) que ofrece una resolución lateral sub-ángstrom y una escala de profundidad de nanómetros. Esto permite la imagenación 3D de características enterradas en los dispositivos, lo cual es crucial para entender y modelar el comportamiento del dispositivo. El equipo de investigación aplicó MEP a prototipos de transistores GAA y identificó y cuantificó las distorsiones y defectos en la interfaz del óxido de gate 3D envuelto alrededor del canal. Encontraron que el silicio en el canal de 5 nm de espesor se relaja gradualmente lejos de las interfaces, dejando solo el 60% de los átomos en una estructura de tipo masa. Al cuantificar la rugosidad de la interfaz, lo cual era imposible para tales pequeñas estructuras 3D, encontraron que las interfaces superior e inferior muestran perfiles de rugosidad a escala atómica diferentes, reflejando sus condiciones de procesamiento diferentes. La investigación proporciona valores experimentales directos de estos parámetros limitantes del rendimiento necesarios para el modelado y la optimización de la fabricación temprana. También demuestra la capacidad de MEP para visualizar defectos de apilamiento, poros, rugosidad de la interfaz y relajación del estrés en el canal de Si cristalino, capturando bien las características estructurales perjudiciales enterradas antes de que sea posible la prueba eléctrica. El estudio muestra que MEP es una herramienta poderosa para evaluar la calidad de las interfaces tanto en dispositivos clásicos como cuánticos, ya que proporciona una cuantificación precisa y resuelta espacialmente de la rugosidad de la interfaz y el estrés. Esto es crucial para entender y predecir el rendimiento y el rendimiento del dispositivo, permitiendo una criba y optimización más tempranas. En resumen, el estudio demuestra la eficacia de MEP en caracterizar las complejas estructuras 3D de los transistores GAA, proporcionando insigencias valiosas sobre el impacto de la rugosidad de la interfaz y el estrés en el rendimiento del dispositivo. Esta investigación abre la puerta a un diseño más predictivo, la detección temprana de defectos y una comprensión más profunda de las relaciones entre proceso, estructura y rendimiento a escala atómica.