Zusammenfassung - Hochleistungs-pipelinierte NTT-Acceleratoren mit homogener Digit-Serial Modulo-Arithmetik

Hochleistungs-pipelinierte NTT-Acceleratoren mit homogener Digit-Serial Modulo-Arithmetik

2025-07-16 17:08:36

{"George Alexakis","Dimitrios Schoinianakis","Giorgos Dimitrakopoulos"}

{cs.AR}

Die Number Theoretic Transform (NTT) ist eine entscheidende Operation in der Datenschutztechnologie, insbesondere innerhalb der voll homomorphen Verschlüsselung (FHE). Diese Arbeit präsentiert einen neuen Ansatz zur Beschleunigung von NTT-Berechnungen durch die Nutzung von Zahlenseriellrechen und homogenen Zifferngrößen, um die Leistung zu verbessern, die Hardwarekomplexität zu reduzieren und die Ressourcennutzung in NTT-Acceleratoren zu optimieren. Die Forschung untersucht die Einschränkungen traditioneller NTT-Implementierungen, die oft eine große Wortlänge der Modularkalkulation erfordern, was zu reduzierten Taktfrequenzen und erhöhten Hardwarekosten führt. Um dies zu bewältigen, schlägt die Studie einen neuen Ansatz vor, der die Zahlenseriellrechen für Modulmultiplikation und Addition nutzt und eine angemessene redundante Datenrepräsentation kombiniert. Die vorgeschlagene Architektur beseitigt die Notwendigkeit von intermediärem (De-)Serialisieren und großen Wortlängen der Modularkalkulation während des gesamten NTT-Pipelines. Dies wird durch eine sorgfältig ausgewählte redundante Datenrepräsentation erreicht, die einheitlich Eingaben, Ausgaben und alle Zwischenresultate behandelt. Die Studie zeigt die Effektivität des vorgeschlagenen Ansatzes durch einen Vergleich mit den besten pipelinierten NTT-Acceleratoren, wie Proteus und PipeZK. Die Ergebnisse zeigen, dass der vorgeschlagene Entwurf höhere Taktfrequenzen, niedrigere Energieverbrauch und reduzierte Hardwarefläche erreicht, während die gleiche Ausführungszeit beibehalten wird. Der vorgeschlagene Ansatz kann sowohl für single-path- als auch für multi-path-pipelinierte NTT-Architekturen angewendet werden, was die Gestaltung leistungsfähiger und energieeffizienter NTT-Acceleratoren ermöglicht. Die Studie untersucht ebenfalls die Skalierung der Hardwarekomplexität mit verschiedenen Zifferngrößen und zeigt, dass die Verringerung der Zifferngröße die kombinatorische Logik in jedem Pipelinstadium vereinfacht, was höhere Taktfrequenzen zur Folge hat. Zusammenfassend lässt sich sagen, dass die vorgeschlagene digit-serial-pipelinierte NTT-Architektur auf homogenen Zifferngrößen eine skalierbare und effiziente Lösung für die Beschleunigung von NTT-Berechnungen bietet. Dieser Ansatz hat das Potenzial, die Leistung und Energieeffizienz von NTT-Acceleratoren erheblich zu verbessern und sie für realweltliche Anwendungen in Datenschutztechnologien und post-quantum Kryptographie besser geeignet zu machen.