Zusammenfassung - Demonstration von monolithisch integrierten 3D-TFTs auf GaN HEMTs unter Verwendung einer Cascode-Konfiguration mit hoher Bruchspannung (>1900V)

Demonstration von monolithisch integrierten 3D-TFTs auf GaN HEMTs unter Verwendung einer Cascode-Konfiguration mit hoher Bruchspannung (>1900V)

2025-07-10 07:58:22

{"Tian-Li Wu","Hsin-Jou Ho","Chia-Wei Liu","Yi-Chen Chen"}

{physics.app-ph,cs.SY,eess.SY}

Diese Forschung zeigt die Machbarkeit und das Potenzial der 3D-monoedgenen Integration von amorphen Indium-Gallium-Zink-Oxid (a-IGZO)-Dünnschichttransistoren (TFTs) auf Galliumnitrid (GaN)-hochmobilitäts-JFETs (HEMTs) mittels einer Cascode-Konfiguration, was eine hohe Bruchspannung von über 1900 V erreicht. Die Studie untersucht zwei Gerätekonfigurationen mit verschiedenen a-IGZO-Kanallängen (30 nm und 10 nm). Die Konfiguration mit einem 10-nm-a-IGZO-Kanal, bezeichnet als Beispiel B, zeigt überlegene elektrische Eigenschaften, einschließlich eines hohen ON/OFF-Stromverhältnisses von etwa 10⁷, niedriger Subthreshold-Swing und einer hohen Bruchspannung über 1900 V, die mit独立 betriebenen GaN-Leistungshochmobilitäts-JFETs vergleichbar ist. Die Forschung nutzt den Cascode-Ansatz, der ein geringer Spannung TFT mit einem höheren Spannung GaN HEMT kombiniert. Diese Konfiguration ermöglicht es den GaN HEMTs, während des OFF-Zustandsbetriebs eine höhere Spannung zu vertragen, während die a-IGZO TFTs den ON-Zustandsbetrieb steuern. Die 3D-monoedgene Integration von TFTs auf GaN-on-Si HEMTs nutzt die hohe Bruchspannung der GaN-Technologie aus, was zur überlegenen Leistung von Beispiel B beiträgt. Der Herstellungsprozess des Geräts umfasst zwei Hauptteile: die Herstellung von GaN HEMTs und die Deposition von a-IGZO TFTs. Die GaN HEMTs werden mit einem Standardprozess hergestellt, der N+ Ionenimplantation, Deposition einer SiON-Gate-Diälektrikschicht, die Bildung ohmscher Kontakte und epitaxiale Schichtbildung umfasst. Die a-IGZO TFTs werden dann auf den GaN HEMTs mittels RF-Sputtering integriert, um den a-IGZO-Kanal zu deponieren, gefolgt von der Bildung von Quelle und Spule, der Gate-Diälektrik und Metalle. Die Studie hebt die Vorteile der 3D-Integration von TFTs und GaN HEMTs für hochspannungsfähige Anwendungen hervor. Die Ergebnisse deuten darauf hin, dass dieser Ansatz eine vielversprechende Lösung zur Verbesserung der hochspannungsfähigen Eigenschaften von TFTs ist und neue Möglichkeiten für ihre Verwendung in hochspannungsfähigen Anwendungen eröffnet.